您好!欢迎光临烜芯微科技品牌官网!

深圳市烜芯微科技有限公司

ShenZhen XuanXinWei Technoligy Co.,Ltd
二极管、三极管、MOS管、桥堆

全国服务热线:18923864027

  • 热门关键词:
  • 桥堆
  • 场效应管
  • 三极管
  • 二极管
  • CMOS晶体管的制造工艺流程
    • 发布时间:2020-01-02 14:08:15
    • 来源:
    • 阅读次数:
    CMOS晶体管的制造工艺流程
    在IC上制造的最复杂的元件是晶体管。晶体管具有各种类型,例如CMOS,BJT,FET。我们根据要求选择在IC上实施的晶体管技术类型。在本文中,让我们熟悉CMOS晶体管制造(或将晶体管制造为CMOS)的概念。
    晶体管的制造工艺
    CMOS晶体管制造工艺
    为了降低功耗要求,CMOS技术用于实现晶体管。如果我们需要更快的电路,则可以使用 BJT在IC上实现晶体管。制造CMOS晶体管的集成电路可以在三种不同的方法来完成。
    N阱/ P阱技术,其中分别在p型衬底上进行n型扩散或在n型衬底上进行p型扩散。
    双阱技术,其中NMOS和PMOS晶体管,通过同时扩散在外延生长基极发展了晶片,而不是基底上。
    绝缘体上硅工艺,而不是使用硅作为衬底,而是使用绝缘体材料来提高速度和闩锁敏感性。
    N阱/ P阱技术
    可以通过在同一硅晶片上集成NMOS和PMOS晶体管来获得CMOS 。在N型阱技术中,n型阱扩散在p型衬底上,而在P型阱中则相反。
    CMOS制作步骤
    在CMOS制造工艺 流是使用20基本的制造步骤进行,同时使用N-阱/ P阱技术制造。
    用N阱制作CMOS
    步骤1:首先,我们选择基板作为制造基础。对于N阱,选择P型硅衬底。
    步骤2 –氧化:使用SiO2作为阻挡层可实现n型杂质的选择性扩散,该阻挡层可保护晶片的某些部分免受衬底污染。通过在大约1000 0 c 的氧化室内将基板暴露于优质氧气和氢气的氧化工艺来布置SiO 2
    步骤3 –光致抗蚀剂的生长:在此阶段,可以进行选择性蚀刻,然后对SiO2层进行光刻处理。在该过程中,晶片上涂有均匀的感光乳剂膜。
    步骤4 –掩模:此步骤是光刻工艺的继续。在此步骤中,使用模版制作所需的开放性图案。该模板用作光致抗蚀剂上的掩模。现在使基材暴露于紫外线下,存在于掩模暴露区域下的光致抗蚀剂发生聚合。
    步骤5 –去除未曝光的光致抗蚀剂:去除掩模,并使用三氯乙烯等化学物质显影晶圆,以溶解未曝光的光致抗蚀剂区域。
    步骤6 –蚀刻:将晶片浸入氢氟酸蚀刻溶液中,该溶液从要扩散掺杂剂的区域去除氧化物。
    步骤7 –去除整个光刻胶层:在蚀刻过程中,SiO2受光刻胶层保护的部分不受影响。现在用化学​​溶剂(热的H2SO4)剥离光刻胶掩模。
    步骤8 – N阱的形成: n型杂质通过暴露区域扩散到p型衬底中,从而形成N阱。
    步骤9 –去除SiO2:现在使用氢氟酸去除SiO2层。
    步骤10 –沉积多晶硅:CMOS晶体管的栅极未对准会导致多余的电容,从而损坏电路。因此,为了防止这种“自对准栅极工艺”,在使用离子注入形成源极和漏极之前先形成栅极区域的情况下,最好采用这种方法。
    多晶硅用于形成栅极,是因为当晶片经受用于形成源极和漏极的退火方法时,多晶硅可以承受大于8000 0 c的高温。通过使用化学沉积工艺在栅极氧化物的薄层上沉积多晶硅。多晶硅层下方的薄栅极氧化物可防止在栅极区域下方进一步掺杂。
    步骤11 –形成栅极区域:除了为NMOS和PMOS晶体管形成栅极所需的两个区域之外,还去除了多晶硅的其余部分。
    步骤12 –氧化工艺:在晶片上方沉积一层氧化层,作为进一步扩散和金属化工艺的屏蔽层。
    步骤13 –掩膜和扩散:为了通过掩膜工艺形成用于扩散n型杂质的区域,需要制作一些小间隙。
    利用扩散工艺,开发了三个n +区域用于NMOS端子的形成。
    步骤14 –去除氧化物:去除氧化物层。
    步骤15 – P型扩散:类似于用于形成PMOS端子的n型扩散。
    步骤16 –厚场氧化物的铺设:在形成金属端子之前,应先铺设厚场氧化物以形成用于不需要端子的晶圆区域的保护层。
    步骤17 –金属化:此步骤用于形成可以提供互连的金属端子。铝散布在整个晶片上。
    步骤18 –去除多余的金属:从晶圆上去除多余的金属。
    步骤19 –端子的形成:在去除多余金属端子后形成的间隙中,形成互连用的端子。
    步骤20 –分配端子名称:将名称分配给NMOS和PMOS晶体管的端子。
    使用P阱技术制作CMOS 
    p阱工艺与N阱工艺相似,不同之处在于,这里使用n型衬底并且进行p型扩散。通常为了简单起见,优选N阱工艺。
    CMOS双管制造
    使用双管工艺可以控制P型和N型器件的增益。使用双管法制造CMOS的 各个步骤如下:
    • 取轻掺杂的n或p型衬底,并使用外延层。外延层可保护芯片中的闩锁问题。
    • 生长具有测量的厚度和确切的掺杂剂浓度的高纯度硅层。
    • P和N井管的形成。
    • 薄氧化物结构,可防止扩散过程中的污染。
    • 源极和漏极使用离子注入方法形成。
    • 进行切割以制造用于金属触点的部分。
    • 进行金属化以绘制金属触点
    CMOS IC布局
    给出了CMOS制造和布局的俯视图 。在这里可以清楚地看到各种金属接触和N阱扩散。因此,这全部与CMOS制造技术有关。让我们考虑一个1平方英寸的晶圆,该晶圆分为400个芯片,表面积为50 mil x 50 mils。制造晶体管需要50 mil2的面积。因此,每个IC包含2个晶体管,因此在每个晶片上构建2 x 400 = 800个晶体管。如果每批处理10个晶圆,则可以同时制造8000个晶体管。您在IC上还观察到哪些组件?
    烜芯微专业制造二极管,三极管,MOS管,桥堆20年,工厂直销省20%,1500家电路电器生产企业选用,专业的工程师帮您稳定好每一批产品,如果您有遇到什么需要帮助解决的,可以点击右边的工程师,或者点击销售经理给您精准的报价以及产品介绍
    相关阅读