开漏Open-drain与推挽push-pull介绍
开漏（Open-Drain）与推挽（Push-Pull）输出是两种关键的输出方式，它们各自具有独特的原理、应用场景以及优缺点，以下将对这两种输出技术进行详细且专业的阐述。
开漏（Open-Drain）与推挽（Push-Pull）输出是两种关键的输出方式，它们各自具有独特的原理、应用场景以及优缺点，以下将对这两种输出技术进行详细且专业的阐述。
一、开漏输出
（一）工作原理
开漏电路以内置的N沟道MOSFET的漏极作为输出端，该MOSFET连接在内部输出与地之间。当栅极输入低电平（0）时，NMOS的漏极与源极导通，此时输出端呈现低电平（0）；而当栅极输入高电平（1）时，NMOS处于不导通状态，输出端呈现高阻态，表现为高电平（1），但这一高电平状态需要外部上拉电路来维持，且其上升沿相对较为缓慢。
开漏输出的输出电压由外接的Vcc决定，Vcc既可高于输入高电平电压（实现向上电平转换），也可低于输入高电平电压（实现向下电平转换）。与推挽输出相比，开漏输出结构更为简单，仅包含底部的N沟道MOSFET，缺少顶部的P沟道MOSFET，因此无法自主输出高电平，必须借助外部上拉电阻来实现高电平输出。
开漏输出仅具备漏电流（sinkcurrent）能力，若需实现集电流（sourcecurrent），则必须外接上拉电阻。这一特性使得开漏输出在特定应用场景中具有独特优势，但同时也对其使用提出了一定要求。
（二）优点
在不同电压节点间的电平转换方面表现出色，能够灵活地实现向上电平转换（Up-translate）和向下电平转换（Down-translate），为多种电压标准的电路系统之间的信号传输提供了有效的解决方案。
支持“线与”（Wired-AND）逻辑功能，允许多个开漏输出的Pin脚连接到同一条信号线上。只要其中一个输出为低电平，整个线上的逻辑状态即为低电平，这一特性在I2C、SMBus等总线系统中被广泛应用，用于判断总线的占用状态以及实现多设备间的通信协调。
可有效利用外部电路的驱动能力，从而减轻IC内部的驱动负担。当IC内部的MOSFET导通时，驱动电流从外部的VCC经过上拉电阻、MOSFET流向GND，IC内部仅需提供较小的栅极驱动电流，这有助于降低IC的功耗并提高其驱动能力。
通过改变外接上拉电源的电压，可灵活调整传输电平。例如，IC的逻辑电平由其自身的电源Vcc1决定，而输出高电平则可由另一电源Vcc2决定，从而实现低电平逻辑控制输出高电平逻辑的功能，为电路设计提供了更大的灵活性。
（三）缺点
若开漏Pin未连接外部上拉电阻，则只能输出低电平，无法实现高电平输出，这限制了其在某些需要独立高电平输出场景中的应用，必须外加上拉电阻才能完整地实现高低电平输出功能。
连接上拉电阻的线路在电压提升过程中，其最快上升速度受到电阻R与寄生电容（包括Pin脚电容和板级电容）的限制，遵循R×C时间常数规律。这意味着信号的上升时间与上拉电阻的阻值密切相关，阻值越大，上升时间越长，信号传输速度越慢。
当输出电平为低时，N沟道MOSFET导通，导致Vcc与GND之间形成一个持续的电流回路，电流流经上拉电阻和MOSFET，从而影响整个系统的功耗。为了减小这一电流，可采用较大阻值的上拉电阻，但这又会使输出信号的上升时间变慢。因此，在选择上拉电阻阻值时需要在功耗与信号传输速度之间进行权衡，较大的阻值可降低功耗但会降低信号速度，反之则会增加功耗但提高信号速度。同时，上拉电阻的阻值也不能过小，因为在输出低电平时，过小的阻值会使MOSFET需要承受更大的漏极电流，进而导致更高的功耗。
二、推挽输出
（一）工作原理
推挽输出电路在输出脚内部集成了互补的MOSFET对，即高侧的P沟道MOSFET（PMOS）和低侧的N沟道MOSFET（NMOS）。当栅极输入低电平（0）时，高侧PMOS处于高阻态，低侧NMOS导通，此时输出端呈现低电平（0）；而当栅极输入高电平（1）时，高侧PMOS导通，低侧NMOS处于高阻态，输出端呈现高电平（1）。这种通过交替导通高侧和低侧MOSFET来输出高低电平的方式，使得推挽输出既能漏电流（sinkcurrent）又能集电流（sourcecurrent），并且其输出的高低电平由IC的电源电压决定。
推挽输出通常具有两种稳定状态（高电平和低电平）以及一个可选的高阻抗（highimpedance）状态，但一般情况下，在不需要高阻抗状态时，无需额外的上拉电阻，这与开漏输出有所不同。
（二）优点
具备双向电流传输能力，既能吸电流（将电流从负载引导至地），又能贯电流（将电流从电源引导至负载），这使其在驱动各种负载时具有更广泛的应用范围和更强的驱动能力。
信号传输速度快是推挽输出的显著优势。由于其内部采用两个互补的晶体管分别负责高电平和低电平的输出，并且在输出过程中能够快速地切换晶体管的导通与截止状态，因此能够以较快的速度驱动线路，实现信号的快速传输与切换。
与开漏输出相比，推挽输出的高低电平由IC自身的电源决定，这使得其在电路设计中具有更高的集成度和更直接的控制方式，但在进行逻辑操作等场景下相对开漏输出的灵活性可能有所降低。
（三）缺点
在一条总线上，通常只能存在一个推挽输出的器件，否则容易导致总线冲突和电路故障。这是因为推挽输出器件在输出高低电平时会主动驱动信号线，若多个推挽输出器件同时连接在同一总线上且输出不同的电平，将产生较大的电流冲击，损坏器件或导致信号传输错误。
推挽输出往往需要消耗较多的电流，相对而言功耗较大。这是由于在输出过程中，无论是高侧还是低侧MOSFET导通时都会有一定程度的电流流经，尤其是在驱动较大负载或以较高频率切换输出状态时，功耗问题会更加显著，这对电池供电或对功耗敏感的系统来说是一个需要重点关注的因素。
〈烜芯微/XXW〉专业制造二极管，三极管，MOS管，桥堆等，20年，工厂直销省20%，上万家电路电器生产企业选用，专业的工程师帮您稳定好每一批产品，如果您有遇到什么需要帮助解决的,可以直接联系下方的联系号码或加QQ/微信，由我们的销售经理给您精准的报价以及产品介绍
联系号码：18923864027（同微信）
QQ：709211280