一、GIDL效应产生原因
GIDL（GateInducedDrainLeakage）效应，即栅极诱导漏极泄露电流，主要源于隧穿电流，其中纵向带带隧穿（L-BTBT）和横向带带隧穿（T-BTBT）是关键因素。
（一）纵向带带隧穿（L-BTBT）
在亚阈值区，当漏端电压较大时，靠近栅极的漏端处会形成一个小的耗尽区。在此区域内，电场作用下会产生陷阱辅助的载流子，从而引发栅诱导的漏极泄露电流。当电场足够大时，甚至可以直接发生带间隧穿（T-BTBT）。这种L-BTBT主要发生在漏极与沟道重叠区域。随着栅控能力的提高，沟道与漏结处的电场会升高，形成一个寄生的PN结二极管。在VDS较大时，即使栅极电压较小，沟道处的价带也会超过漏极导带，从而发生L-BTBT。在FinFET与环栅器件中，由于沟道尺寸较小，该效应更为明显。
（二）横向带带隧穿（T-BTBT）
在FinFET与环栅器件中，这种T-BTBT特别明显。这些器件的沟道尺寸较小，电场集中在沟道与漏结处，容易导致L-BTBT的发生，进而也可能引发T-BTBT。
二、MOS管泄漏电流分析
在MOSFET中，引发静态功耗的泄漏电流主要有以下几种：
源到漏的亚阈泄漏电流：当器件处于亚阈值区时，源极和漏极之间仍存在少量电流泄漏。
栅泄漏电流：由于栅氧化层存在一定缺陷或薄厚不均等因素，导致栅极与沟道之间存在微小电流泄漏。
栅致漏极泄漏GIDL电流：主要发生在栅漏交叠区。在这些泄漏电流中，当电路中器件处于关态或者处于等待状态时，GIDL电流往往在泄漏电流中占主导地位。
三、GIDL隧穿电流与产生电流机制
（一）GIDL隧穿电流
当栅漏交叠区处栅漏电压VDG很大时，交叠区界面附近硅中电子在价带和导带之间发生带带隧穿形成电流，这就是GIDL隧穿电流。随着栅氧化层越来越薄，GIDL隧穿电流急剧增加。
（二）GIDL产生电流
漏pn结由于反偏，产生率大于复合率，在栅控制下，硅和二氧化硅界面处陷阱充当产生中心而引发一种栅诱导的漏极泄漏电流。
四、栅极诱导漏极泄露电流解决方法
GIDL效应对MOSFET的可靠性有较大影响。在短沟道器件中，GIDL现象尤为明显，漏极和源极的耗尽区相互作用会降低源极的势垒，导致亚阈值泄漏电流增加。此外，GIDL与VGD（栅源电压与漏源电压之差）有关，一般NMOS的GIDL会比PMOS大两个数量级。
（一）降低电场强度
通过调整器件结构或工作条件，减少靠近栅极的漏端处的电场强度，从而降低隧穿电流的发生。
（二）使用低介电常数材料
选择介电常数较低的材料作为栅极绝缘层，可以减少电场对漏极的影响。
（三）优化沟道尺寸
在FinFET和环栅器件中，合理设计并优化沟道尺寸，可以降低L-BTBT的发生率。
〈烜芯微/XXW〉专业制造二极管，三极管，MOS管，桥堆等，20年，工厂直销省20%，上万家电路电器生产企业选用，专业的工程师帮您稳定好每一批产品，如果您有遇到什么需要帮助解决的,可以直接联系下方的联系号码或加QQ/微信，由我们的销售经理给您精准的报价以及产品介绍
联系号码：18923864027（同微信）
QQ：709211280